我使用的大多数集成电路都对静电放电 (ESD) 敏感。尽管我们的工程师非常小心，但要完全消除静电几乎是不可能的。半导体制造商增加了芯片保护，以使他们的设备更能抵抗杂散电场和电流，但他们的数据表没有明确说明保护措施的确切性质。因此，在这篇文章中，我将介绍一些用于 ESD 保护的更常用方法，以及这些方法对电路施加的限制。我将以全差分放大器(FDA) 为例。运算放大器将使用相同的 ESD 结构，但它们只有一个输出引脚。

对于大多数半导体器件，电源电压代表芯片上存在的最大和最小电压电位。即使不是这种情况，使用电源作为从设备中转移有害电流或电位的主要手段仍然是正常的。每个设备都有一个绝对的最大电源电压，它可以在损坏之前承受该电压。在 ESD 事件中，电源电压不要变得太大，这一点很重要。除了片上 ESD 保护电路之外，系统设计还具有提供电源旁路的电容器。这些电容器可以通过吸收瞬态电压尖峰在 ESD 事件期间提供很多好处。但它们只有在芯片焊接到电路板上后才有用，因此电源引脚之间仍然必须有一些片上 ESD 保护。

在电源引脚之间使用的最常见的 ESD 保护形式是电压钳位。有两种主要方法用于激活这些夹子。第一个是基于电压的阈值，其中任何超过预定电压阈值的电压都会触发钳位。需要注意的是，这些钳位通常设置为远高于规定的绝对最大电源电压的电压。因此，器件电源上的过压情况可能会在 ESD 保护启动之前损坏器件。

另一种 ESD 电源钳位设置为根据电源电压的时间变化率 (dV/dt) 触发。典型的 ESD 事件的 dV/dt 为每纳秒数伏特——远高于器件上电时的值。同样，这种钳位不能防止静态过压情况，例如由电源尖峰或施加错误的电源电压引起的情况。

图 1：FDA 的典型 ESD 保护结构

对于图 1 中所示的器件，为输入和输出引脚提供适当工作电压的方程式如下所示。

(1)

这些方程式将有助于系统设计或调试。

输出引脚的 ESD 保护通常由连接到电源的二极管组成，如图 1 所示。这些二极管将 ESD 能量传导到电源中，并被钳位或片外旁路电容器和电源吸收规定。对于大多数系统设计人员来说，器件输出引脚上的 ESD 保护不是问题，因为器件通常无法将输入或输出引脚驱动到存在 ESD 保护问题的状态。然而，当器件被禁用或没有施加电源电压时，另一个系统组件可能会强制输出引脚进入 ESD 二极管将为电流流入电源提供路径的状态。

与输出引脚一样，输入引脚通常由连接到电源的二极管保护。此外，许多差分输入设备的引脚之间会有额外的保护二极管。输入引脚的主要问题之一发生在设备没有向电源引脚（V+ 和 V-）供电，但有电压施加到输入引脚时。如果施加到输入引脚的正电压足够大，它可以流过 ESD 二极管，成为器件的幻象电源。在这种情况下，设备行为可能会变得非常不稳定，因为它很可能只会在很短的时间内弱启动。弱启用放大器的常见症状是器件输出引脚上出现整流脉冲。解决这种情况的一种方法是选择具有断电选项的设备。

当设备没有电源或处于禁用状态时，也会出现输入引脚的另一个常见问题。请注意，在图 1 中，输入引脚之间连接了一系列堆叠二极管。当处于活动状态时，这些引脚应具有相同的电压，因此它们之间不会有电流流动。当器件被禁用时，输入现在处于浮动状态，直到电压电位超过二极管压降（通常每个二极管为 0.5V）。在示例电路中，该电压约为 1.0V。如果系统电路试图向这些引脚施加超过 1.2V 的差分电压，则可能会出现问题。这可能是多路复用器电路中的情况，其中多个设备连接到单个信号源，但一次只有一个设备处于活动状态。在这种情况下，

ESD 二极管设计用于处理电流，但只能处理一微秒或更短的时间。如果数据表不包括规格，典型的 ESD 二极管可以处理多少电流？一个好的经验法则是将通过 ESD 二极管的连续电流限制在 10mA 以下。

了解 ESD 保护如何影响电路运行有助于设计复杂系统。设计复杂电路时，请牢记公式 1 中的限制。